第一個金屬氧化物-硅場效應(yīng)晶體管(MOSFET)是由埃及工程師Mohamed M. Atalla和韓國工程師Dawon Kahng于1959年至1960年間在貝爾實驗室制造的。 [13] 最初有兩種類型的MOSFET技術(shù),PMOS(p型MOS)和NMOS(n型MOS)。 這兩種類型都是由Atalla和Kahng在最初發(fā)明MOSFET時開發(fā)的,在20微米和10微米的尺度上制造了PMOS和NMOS器件。
1963年,Chih-Tang Sah和Frank Wanlass在Fairchild半導體公司開發(fā)了一種改進的MOSFET技術(shù),即CMOS。1968年,RCA公司將CMOS用于其4000系列集成電路,從20微米工藝開始,在接下來的幾年里逐漸擴展到10微米工藝。
此后,半導體設(shè)備制造從20世紀60年代的德克薩斯州和加利福尼亞州擴展到世界其他地區(qū),包括亞洲、歐洲和中東。
今天的半導體行業(yè)是一個全球性的業(yè)務(wù)。領(lǐng)先的半導體制造商通常在世界各地都有設(shè)施。世界上最大的半導體制造商三星電子,在韓國和美國都有設(shè)施。英特爾,第二大制造商,在歐洲、亞洲和美國都有設(shè)施。臺積電是世界上最大的純晶圓廠,在臺灣、中國、新加坡和美國都有設(shè)施。高通和博通是最大的無晶圓廠半導體公司之一,將其生產(chǎn)外包給臺積電等公司。
自2009年以來,”節(jié)點 “已成為一個用于營銷的商業(yè)名稱,表示新一代的工藝技術(shù),與門長、金屬間距或門間距沒有任何關(guān)系。例如,GlobalFoundries的7納米工藝與英特爾的10納米工藝相似,因此傳統(tǒng)的工藝節(jié)點概念已經(jīng)變得模糊。此外,臺積電和三星的10納米工藝在晶體管密度上只比英特爾的14納米工藝略高。它們實際上比英特爾的10納米工藝更接近英特爾的14納米工藝(例如,三星的10納米工藝的鰭片間距與英特爾的14納米工藝完全相同。4。
截至2019年,英特爾、聯(lián)電、臺積電、三星、美光、SK海力士、東芝內(nèi)存和GlobalFoundries等公司正在大規(guī)模生產(chǎn)14納米和10納米芯片,臺積電和三星正在大規(guī)模生產(chǎn)7納米工藝芯片,盡管他們的7納米節(jié)點定義與英特爾的10納米工藝類似。5納米工藝在2018年開始由三星生產(chǎn)。截至2019年,晶體管密度最高的節(jié)點是臺積電的5納米N5節(jié)點,其密度為每平方毫米1.713億個晶體管。2019年,三星和臺積電宣布計劃生產(chǎn)3納米節(jié)點。GlobalFoundries決定停止開發(fā)超過12納米的新節(jié)點,以節(jié)省資源,因為它已經(jīng)確定建立一個新的工廠來處理12納米以下的訂單,這超出了公司的財務(wù)能力。截至2019年,三星是先進半導體縮放的行業(yè)領(lǐng)導者,其次是臺積電,然后是英特爾。
FOUP是Front Opening Unified Pod或Front Opening Universal Pod的首字母縮寫。它是一種專門的塑料外殼,用于在受控環(huán)境中安全地容納硅片,并允許硅片在機器之間轉(zhuǎn)移以進行加工或測量。FOUP在20世紀90年代中期開始與第一批300毫米晶圓加工工具一起出現(xiàn)。晶圓的尺寸和它們相對缺乏的剛性意味著SMIF不是一種可行的技術(shù)。FOUPs的設(shè)計考慮到了300毫米的限制,F(xiàn)OUP中的鰭片取代了可移動的盒狀物,將晶圓固定在原位,底部的開門被前門取代,以便機器人處理機制能夠直接從FOUP中取出晶圓。一個滿載的25個晶圓的FOUP的重量約為9公斤,這意味著除了最小的制造廠外,自動化材料處理系統(tǒng)是必不可少的。300毫米Foup的間距為10毫米。而13個槽的間距可以達到19毫米,但只有13個晶圓為了實現(xiàn)這一點,每個FOUP都有各種聯(lián)接板、插銷和孔,以使FOUP位于裝載口上,并由AMHS(自動材料處理系統(tǒng))進行操縱。FOUPs還可能包含射頻標簽,使其能夠被工具上的閱讀器和AMHS等識別。FOUPs有幾種顏色,取決于客戶的愿望。FOUPs和IC制造設(shè)備可以有一個氮氣環(huán)境,以努力提高設(shè)備的產(chǎn)量。